胡麟,邵志标
（西安交通大学电子与信息工程学院,710049,西安)
摘要：提出了一种改进的单相钟控的并联型ROM电路,该结构缩小了位线的电压摆幅,使电路速度提高,功耗降低,周边接口规整,连接方便,特别适合作为嵌入式ROM集成于片上系统(SOC)中.用0.6 μm CMOS标准工艺设计了1 k×28 bit ROM，并嵌入微处理器芯片设计中.模拟和流片结果表明,该ROM的读取时间小于等于12 ns，功耗约为0.82 mW／MHz，面积为（0.64×0.63）mm2.
关键词：嵌入式ROM;单相钟控;并联型
中图分类号：TN431 文献标识码：A文章编号： 0253 987X (2004)12 1284 03